Автоматизированное проектирование устройств на базе ПЛИС

АННОТАЦИЯ

к программе повышения квалификации

Цель программы: качественное изменение профессиональных компетенций, направленных на повышение профессионального уровня в рамках имеющейся у слушателей квалификации в области проектирования электронных средств на языке описания аппаратуры Verilog (SystemVerilog):

  1. Умение разрабатывать модели цифровых устройств на синтезируемом подмножестве языка Verilog (SystemVerilog) при комплексном проектировании цифровых устройств на базе ПЛИС.

  2. Знакомство с возможностями генерации Verilog – кода для проектов на ПЛИС при совместном использовании ПО МATLAB - Аltera, Xilinx для комплексном проектировании цифровых устройств на базе ПЛИС.

  3. Знакомство с возможностями и особенности применения библиотек IP - блоков при комплексном проектировании цифровых устройств на базе ПЛИС.

Результатом обучения является приобретение знаний и умений по:

  • основным этапам и технологиям маршрута проектирования цифровых устройств с использованием языков описания аппаратуры;
  • типам и функциональности моделей, разрабатываемых на языках описания аппаратного обеспечения;
  • синтаксису и понимать семантику языка Verilog (SystemVerilog);
  • использованию языка Verilog (SystemVerilog) для разработки TLM и RTL моделей;
  • разработке тестового окружения для модульных тестов;
  • использованию возможностей ПО Аltera, Xilinx при комплексном проектировании цифровых устройств на базе ПЛИС;
  • представлению об инструментах пакета ПО Аltera, Xilinx для реализации маршрута проектирования цифровых устройств;
  • использованию среды проектирования для симуляции и тестирования моделей на языке Verilog (SystemVerilog);
  • синтезу логических моделей и конфигурирования ПЛИС;
  • представлению о возможностях генерации Verilog – кода для проектов на ПЛИС при совместном использовании ПО МATLAB - Аltera, Xilinx для комплексном проектировании цифровых устройств на базе ПЛИС;
  • представлению об особенности применения библиотек IP - блоков при комплексном проектировании цифровых устройств на базе ПЛИС.

Категория слушателей: сотрудники профильных предприятий.

Объем программы: 72 часа.

Форма обучения: очно-заочная.

ПОСМОТРЕТЬ УЧЕБНЫЙ ПЛАН ПРОГРАММЫ ПОВЫШЕНИЯ КВАЛИФИКАЦИИ




Аудиторные занятия, дистанционные занятия


№ п/п

Наименование разделов

Трудоёмкость, час

Всего, час

Лекции, час

Лабораторные работы, час

Практические занятия, семинары, час

Аттестация

СРС, час








час

Форма контроля


1

Современные технологии комплексного проектирования радиоэлектронных устройств.

4

4

4

0

0

0


0

1.1

Проектирование в рамках взаимодействия системного и схемотехнического ПО, САПР проектно-конструкторских работ.

4

4

4

0

0

0


0

2

Основы синтеза устройств комбинационного и автоматного типа.

22

22

14

0

8

0


0

2.1

Синтез устройств комбинационного типа

6

6

2

0

4

0


0

2.2

Основы синтеза устройств автоматного типа

8

8

4

0

4

0


0

2.3

Типовые операционные элементы цифровых устройств

4

4

4

0

0

0


0

2.4

Реализация цифровых устройств на программируемых БИС с матричной структурой.

4

4

4

0

0

0


0

3

Возможностях генерации Verilog – кода для проектов на ПЛИС при совместном использовании ПО МATLAB - Аltera, Xilinx

22

22

12

0

10

0


0

3.1

Автоматы Мили, Мура. Реализация управляющей логики с использованием Stateflow.

4

4

4

0

0

0


0

3.2

Генерация кода для системных объектов и функций MATLAB, блоков Simulink

8

8

2

0

6

0


0

3.3

HDL Workflow Advisor (рабочий помощник) для программирования плат с ПЛИС компаний Xilinx и Altera

6

6

2

0

4

0


0

3.4

Совместное использование ресурсов ПЛИС

4

4

4

0

0

0


0

4

Основы и конструкции языка описания аппаратуры Verilog (SystemVerilog).

46

46

6

0

40

0


0

4.1

Основы языка описания аппаратуры и верификации SystemVerilog

6

6

6

0

0

0


0

4.2

Конструкции языка описания аппаратуры Verilog (SystemVerilog).

40

40

0

0

40

0


0

5

Основы проектирования цифровых устройств на базе ПЛИС

10

10

4

0

6

0


0

5.1

Основы проектирования цифровых устройств на базе ПЛИС с использованием библиотек IP – блоков.

10

10

4

0

6

0


0

6.1

Итоговая аттестация

2

2

0

0

0

2

Выпускная работа. Зачет.

0


Итого

106

106

40

0

64

2


0



Получить информацию о стоимости и записаться на обучение можно по приведенным ниже контактам:

8 (903) 963 77 69; 8 (958) 643-62-01; 8-499-158-43-90

тел./факс: 8-499-158-97-25

E-mail: fpkitr@mail.ru

Разделы