Автоматизированное проектирование устройств на базе программируемых логических интегральных систем
АННОТАЦИЯ
к программе повышения квалификации
Цель программы: качественное изменение профессиональных компетенций, направленных на повышение профессионального уровня в рамках имеющейся у слушателей квалификации в области проектирования радиоэлектронных средств.
В результате освоения программы слушатель будет:
- Владеть первичными навыками комплексного проектирования радиоэлектронных устройств на базе современных пакетов системного моделирования;
- Знать инструменты пакета ПО MATLAB для реализации маршрута проектирования цифровых устройств, иметь навыки симуляции и тестирования моделей;
- Знать основные этапы и технологии маршрута проектирования цифровых устройств с использованием языков описания аппаратуры;
- Иметь представление о типах и функциональности моделей, разрабатываемых на языках описания аппаратного обеспечения;
- Знать синтаксис и понимать семантику языка Verilog (VHDL);
- Уметь использовать язык Verilog (VHDL) для разработки TLM и RTL моделей;
- Иметь представление о разработке тестового окружения для модульных тестов;
- Уметь использовать возможности ПО Xilinx при комплексном проектировании цифровых устройств на базе ПЛИС;
- Иметь представление об инструментах пакета ПО Xilinx для реализации маршрута проектирования цифровых устройств;
- Уметь использовать среду проектирования для симуляции и тестирования моделей на языке Verilog (VHDL);
- Иметь представление о возможностях генерации Verilog (VHDL) – кода для проектов на ПЛИС при совместном использовании ПО MATLAB - Xilinx для комплексного проектирования цифровых устройств на базе ПЛИС;
- Иметь представление об особенности применения библиотек IP - блоков при комплексном проектировании цифровых устройств на базе ПЛИС.
Трудоёмкость программы - 79 часов
Форма обучения - очная
Получить информацию о стоимости и записаться на обучение можно по приведенным ниже контактам:
8-499-158-43-90, 8-499-158-97-25
E-mail: fpkitr@mail.ru
