

РОССИЙСКАЯ ФЕДЕРАЦИЯ



ПАТЕНТ

НА ИЗОБРЕТЕНИЕ

№ 2566813

КВАЗИКОГЕРЕНТНЫЙ ДЕМОДУЛЯТОР СИГНАЛОВ
БИНАРНОЙ ФАЗОВОЙ МАНИПУЛЯЦИИ

Патентообладатель(ли): *Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Московский авиационный институт (национальный исследовательский университет) (МАИ) (RU), Мартиросов Владимир Ервандович (RU), Алексеев Георгий Алексеевич (RU)*

Автор(ы): см. на обороте

Заявка № 2014140940

Приоритет изобретения 10 октября 2014 г.

Зарегистрировано в Государственном реестре изобретений Российской Федерации 01 октября 2015 г.

Срок действия патента истекает 10 октября 2034 г.

Заместитель руководителя Федеральной службы по интеллектуальной собственности

Л.Л. Кирий



П

Автор(ы): **Мартиросов Владимир Ервандович (RU), Алексеев
Георгий Алексеевич (RU)**

R U 2 5 6 6 8 1 3 C 1



ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ

(12) ФОРМУЛА ИЗОБРЕТЕНИЯ К ПАТЕНТУ РОССИЙСКОЙ ФЕДЕРАЦИИ

(21)(22) Заявка: 2014140940/07, 10.10.2014

(24) Дата начала отсчета срока действия патента:
10.10.2014

Приоритет(ы):

(22) Дата подачи заявки: 10.10.2014

(45) Опубликовано: 27.10.2015 Бюл. № 30

(56) Список документов, цитированных в отчете о
поиске: SU 1663768 A1, 15.07.1991 . SU 1234956
A1, 30.05.1986 . US 6909331 B2, 21.06.2005

Адрес для переписки:

125993, Москва, А-80, Волоколамское ш., 4,
МАИ, Патентный отдел

(72) Автор(ы):

Мартиросов Владимир Ервандович (RU),
Алексеев Георгий Алексеевич (RU)

(73) Патентообладатель(и):

Федеральное государственное бюджетное
образовательное учреждение высшего
профессионального образования Московский
авиационный институт (национальный
исследовательский университет) (МАИ)
(RU),

Мартиросов Владимир Ервандович (RU),
Алексеев Георгий Алексеевич (RU)

**(54) КВАЗИКОГЕРЕНТНЫЙ ДЕМОДУЛЯТОР СИГНАЛОВ БИНАРНОЙ ФАЗОВОЙ
МАНИПУЛЯЦИИ**

(57) Формула изобретения

1. Квазикогерентный демодулятор сигналов бинарной фазовой манипуляции, содержащий последовательно включенные реверсивный счетчик, цифроаналоговый преобразователь, первый сумматор, подстраиваемый генератор, первый фазовый детектор, второй вход которого соединен с выходом демодулятора, и коммутатор полярности сигнала, отличающийся тем, что с целью комплексного (одновременного) улучшения основных параметров квазикогерентного демодулятора, а именно: расширения полос захвата и удержания синхронного режима работы, сокращения времени вхождения в синхронный режим работы, повышения помехоустойчивости при наличии дестабилизирующих факторов, воздействующих на коэффициент петлевого усиления устройства, в устройство введены последовательно соединенные фазовращатель на $\pi/2$, вход которого соединен с выходом подстраиваемого генератора, второй фазовый детектор, второй вход которого соединен с выходом демодулятора, второй компаратор напряжений, второй вход которого соединен с общей шиной, формирователь импульсов и линия временной задержки, выход которой соединен со счетным входом реверсивного счетчика, а также введены последовательно включенные первый компаратор напряжений, первый вход которого соединен с выходом первого фазового детектора, а второй вход подключен к общейшине, и логическая схема «ИСКЛЮЧАЮЩЕЕ ИЛИ», второй вход которой соединен с выходом второго компаратора напряжений, а выход подключен к управляемому полярностью счета входу реверсивного счетчика, а также введены последовательно включенные блок установки и стабилизации петлевого усиления (БУСПУ), первый перемножитель

R
U
2 5 6 6 8 1 3
C 1

сигналов, второй вход которого подключен к выходу коммутатора полярности сигнала, а выход дополнительно соединен со вторым входом первого сумматора, и интегратор, выход которого подключен к третьему входу первого сумматора, а также введены последовательно соединенные первый масштабирующий делитель напряжения, на вход которого подается опорное напряжение цифроаналогового преобразователя, и второй перемножитель сигналов, выход которого подключен к четвертому входу первого сумматора и второй вход которого подключен к выходу второго компаратора напряжения.

2. Демодулятор по п. 1, отличающийся тем, что блок установки и стабилизации петлевого усиления (БУСПУ) содержит последовательно включенные первый блок возвведения текущего значения напряжения во вторую степень, вход которого соединен с выходом первого фазового детектора, второй сумматор, блок возвведения текущего значения напряжения в $\frac{1}{2}$ степень и соединенный по входу знаменателя дроби деления второй делитель напряжений, выход которого является выходом БУСПУ и второй вход которого, являющийся числителем дроби деления, подключен к выходу первого масштабирующего делителя напряжения, и, кроме того, содержит второй блок возвведения текущего значения напряжения во вторую степень, вход которого соединен с выходом второго фазового детектора, а выход подключен ко второму входу второго сумматора.