Управление дополнительного профессионального образования

АННОТАЦИЯ

к программе профессиональной переподготовки

Цель программы: формирование у слушателей профессиональных компетенций, необходимых для профессиональной деятельности в области проектирования электронных средств на базе ПЛИС на языках описания аппаратуры Verilog (SystemVerilog).

Результатом обучения является приобретение знаний и умений по:
  • применению методологии, средств САПР на основных этапах и маршрутах проектирования цифровых устройств с использованием языков описания аппаратуры;
  • типам моделей, разрабатываемых на языках описания аппаратного обеспечения;
  • работе с языком Verilog (SystemVerilog);
  • разработке тестового окружения для модульных тестов;
  • использованию возможностей ПО Аltera, Xilinx при комплексном проектировании цифровых устройств на базе ПЛИС;
  • использованию среды проектирования для симуляции и тестирования моделей на языке Verilog (SystemVerilog);
  • синтезу логических моделей и конфигурирования ПЛИС;
  • генерации Verilog – кода для проектов на ПЛИС при совместном использовании ПО МATLAB - Аltera, Xilinx для комплексном проектировании цифровых устройств на базе ПЛИС;
  • разработке IP - блоков и применению библиотек IP - блоков при комплексном проектировании цифровых устройств на базе ПЛИС.

Объем программы: 256 ак. часов

Форма обучения: очная, очно-заочная

В результате освоения программы слушателю выдается диплом о профессиональной переподготовке.

ПОСМОТРЕТЬ УЧЕБНЫЙ ПЛАН

№ п/п

Наименование разделов

Всего/

с СРС (час)

В том числе

Лекции

Практич. занятия

1

Современные технологии комплексного проектирования радиоэлектронных устройств.

4/8

4

0

2

Состояние и перспективы развития цифровых программируемых БИС/СБИС.

4/8

4

0

3

Методология, средства САПР, основные этапы и маршруты проектирования цифровых устройств с использованием языков описания аппаратуры.

8/16

4

4

4

Схемотехника и основы синтеза устройств комбинационного и автоматного типа. Типовые операционные элементы цифровых устройств

16/32

8

8

5

Основы и и типовые конструкции языка описания аппаратуры Verilog (SystemVerilog).

16/32

8

8

6

Средства отладки и прототипирования

4/8

0

4

7

Проектирование цифровых устройств на базе ПЛИС с использованием языка описания аппаратуры Verilog (SystemVerilog). Разработка тестового окружения. Симуляция и тестирование моделей.

 

32/64

 

8

 

24

8

Разработки IP – блоков.  Особенности применения библиотек IP - блоков при комплексном проектировании цифровых устройств на базе ПЛИС.

 

24/48

 

4

 

20

9

Разработка моделей в MATLAB и Simulink. Моделирование радиотехнических устройств и систем. Генерация Verilog – кода для проектов на ПЛИС при совместном использовании ПО МATLAB - Аltera, Xilinx

 

20/40

 

4

 

16

                                         Всего часов

256

44

84

Итоговая аттестация

Выпуская работа. Зачет.



Получить информацию о стоимости и записаться на обучение можно по приведенным ниже контактам:

тел.8-499-158-43-90, 8-499-158-97-25

E-mail:fpkitr@mail.ru